用于LDO稳压器的CMOS基准电压源的设计

用于LDO稳压器的CMOS基准电压源的设计林双喜（武汉工程大学电气信息学院，湖北武汉430074）了一款简单实用的CMOS电压基准电路。仿真结果显示，基准电路静态电流约为35pA，基准电压的度系数为士15xlO―Vt；低铎时电源抑制比为63dB，电压调整率为0.005.关键诵LDO穗压器；基准电压；度系数；电泺抑制比；电压调整率输人基准电路的输出电压KREF，误差放大器的输出驱动调整元件，通过改变其导通电阻，最终实现稳定输出，输出电压为随着电子技术篼速发展，便携式电子产品需要更高性能的电源供电。低压差（LowDropout：LDO）线性稳压器比传统的线性稳压器有更高的电源转换效率，而比开关式稳压器有更简单的结构、更低的成本和更低的噪声特性，因此它在便携式电子产品中越来越受欢迎，广泛应用在锂电池充电以及低压数字电路电源等场合。典型的LDO线性稳压器的系统框图如所示。主要由调整元件（PassElement）、基准电路（Reference）、误差放大器（EAMP）及采样电阻网络（/及/）等组成。其工作原理是：电路上电后，启动电路使电路尽快上电启动，误差放大器的同相端输入采样电阻S1及对输出电压V.采1LDO稳压器的核心电路模块。带隙（Bandgap）基准电路由于具有较高的精度已被广泛应用在各种模拟集成电路中。一个性能良好的带隙基准电路能够保证在一定的范围内基本上不随电源电压、工艺参数及温度的变化而变化。虽然通过复杂的电路设计可以使得设计的基准电压具有极小的温度系数和极篼的电源抑制能力，但过于复杂的电路设计会导致电路较篼的电流消耗，从而使整个LDO的静态电流增加，效率降低。笔者设计了一款电路架构较为简单的带隙电路，放大器设计为放大，具有较篼的增益从而可减小基准电压源温度系数的漂移；经过对放大器偏置电路的精心设计获得较好的电源抑制能力。1带隙基准电路的设计带隙基准电路利用双极型晶体管基-射极电压VBE的负温度系数与两个晶体管之间的AFBE的正温度系数相互抵消来实现低温漂、高精度的基准电压。带隙基准电路发展至今，已取得了许多成就，为了满足不同的要求，有很多种不同的电路构架。所示为经典的CMOS带隙基准电路陈贵灿，程军，张瑞智，等，译。西安：西安交通大学出版1电子科技/2007年07月15日" 我要打印 IE收藏 放入公文包